Electrical engineering market...

flip_flop · Post by **flip_flop** » 15 Oct 2007 05:35

drugoj wrote:В принцыпе , те же симуляции мог бы делатъ и я, но естъ до хрена другой работы над карточкой. [ ]

Дело не только в симуляциях. Анализ допущений, планирование эксперимента, анализ чувствительности, проверка правильности моделей, проектирование еквализации (наравне с [circuit designers], но чуть под другим соусом, с акцентом на канале, а не на [silicon]), проектирование тестовых плат для измерений кабеля с коннекторами, планирование измерений - достаточно работы только для [SI engineers] в команде с [circuit designers] и [platform architects]. Конечно, сильно зависит от приложений. С ростом частот роль [SI eng] по идее должна расти. Например, системы с "закрытыми глазами" - на коннекторах нельзя увидеть "открытые глаза" в принципе (ни по вертикалим ни по горизонтали), а работать и гарантировать низкий [BER] нужно. Примеров достаточно много [12 Gpbs CEI, 802.3ae, PCIe Gen3]. Другой пример -необходимость компенсировать артефакты измерений [probe de-embedding, e.g PCie Gen2]. Масса проблем с [eSATA Gen2] тоже связана с [SI]. По идее [circuit designers] должны все это тоже в какой то мере знать, но у них [circuit design] -основная задача по определению. Разделение труда все-таки. И таки да, работы до хрена :fr:

flip_flop · Post by **flip_flop** » 15 Oct 2007 05:37

drugoj wrote:
flip_flop wrote:
drugoj wrote:А нащет просто кол-во лвдс. Ок. У меня была когдато задача сделатъ плату для валидации асиц. На плате было4 виртех фпга + периферия. то биш кол-во лвдс пар несколко десятков.(помоему около 50) Но плата штучная и соответственно проблемы [noise, jitter,] кросстоков, еми/рфи решалисъ обще стандартными решениями. [short lines, layout , gnd guards and etc.]
Вот если бы мне надо было .ту же плату пихатъ в [cage] и делатъ в масс продактион, тогда все было бы по другому и со мной в контакте работалъ бы [Si Eng]. который бы делал мне симуляции и т.п.

Ключевые слова выделены

[Konsenzus ? ]

Консенсус! :fr:

drugoj · Post by **drugoj** » 15 Oct 2007 05:44

flip_flop wrote:
drugoj wrote:В принцыпе , те же симуляции мог бы делатъ и я, но естъ до хрена другой работы над карточкой. [ ]

Дело не только в симуляциях. Анализ допущений, планирование эксперимента, анализ чувствительности, проверка правильности моделей, проектирование еквализации (наравне с [circuit designers], но чуть под другим соусом, с акцентом на канале, а не на [silicon]), проектирование тестовых плат для измерений кабеля с коннекторами, планирование измерений - достаточно работы только для [SI engineers] в команде с [circuit designers] и [platform architects]. Конечно, сильно зависит от приложений. С ростом частот роль [SI eng] по идее должна расти. Например, системы с "закрытыми глазами" - на коннекторах нельзя увидеть "открытые глаза" в принципе (ни по вертикалим ни по горизонтали), а работать и гарантировать низкий [BER] нужно. Примеров достаточно много [12 Gpbs CEI, 802.3ae, PCIe Gen3]. Другой пример -необходимость компенсировать артефакты измерений [probe de-embedding, e.g PCie Gen2]. Масса проблем с [eSATA Gen2] тоже связана с [SI]. По идее [circuit designers] должны все это тоже в какой то мере знать, но у них [circuit design] -основная задача по определению. Разделение труда все-таки. И таки да, работы до хрена

well u so my cv.

dB13 · Post by **dB13** » 15 Oct 2007 05:50

flip_flop wrote:В третьих, при разводке диффференциального сигнала надо беспокоиться о балансе (длина и топология) двух проводников, иначе появится дополнительный разброс по задержке и по длительности фронтов синфазных сигналов, что негативно влияет на [noise, jitter, BER] при мултиГигаГерцах.
Естественно, это лишь один из факторов, наравне с другими ([# layers, via types])
[

А полная потребляемая мощность?

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 05:58

flip_flop wrote:В третьих, при разводке диффференциального сигнала надо беспокоиться о балансе (длина и топология) двух проводников, иначе появится дополнительный разброс по задержке и по длительности фронтов синфазных сигналов, что негативно влияет на [noise, jitter, BER] при мултиГигаГерцах.
Естественно, это лишь один из факторов, наравне с другими ([# layers, via types])

Все это, и максимальная длинна, и допустимый дисбалланс, и кол-во виа, и максимальное различие длинны диффпар, задаётся аж при рисовании схеммы. По крайней мере так в пикаде. И больше об этом не думается фактически.

Впрочем, получается какая-та банальная примитивная "агитация за советскую власть". С одной стороны, специалистам и так все ясно, с другой стороны профанирующим "кустарям одиночкам" тяжело что-либо обьяснять из-за того "что сии понятия не входят в круг их понятий".

Пожалуйста, конкретнее.

В результате получаем "[SI] - это рассчет дифпары и волнового сопротивления",

Вы против?

"платы должен разводить сам же проектировщик железа",

По крайней мере описывать параметры дифпар, точно он должен. И примерно топологию задавать тоже. Или по вашему обезьяна - разводчик должен сам определять, какой сигнал шумный а какой не шумный? Получится как в ДУ моего видака, где умудрились кварц рядом с батарейкой расположить, а микросхемму на другом конце платы.

"элементарно делать [PCI] на внешню плату на пару метров",

Во первых я этого не говорил. Это вы придумали. При PCIe, вытаскивается наружу без проблем, на какую длину не знаю.

"уперлись в 45 нм а дальше невозможно из-за длины волны света",

Ничего путного вы на эту тему не написали. Только статью привели, где написано что будут от масок отказываться. Я написал, что ОК, будет меньше чем 45нм, но одну микросхемму в этом случае будут 10 лет делать.

"Киркгофф на переменном токе улетает",

Это смотря как смотреть. Даже если это и я писал.

"[SI engineers] уволить"

Ну а зачем он, если несколько LVDS сигналов развести?

Дискуссия - лучший путь укрепить оппонента в его заблуждениях.

Это если аргументы "так себе".

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 06:00

drugoj wrote:Вот если бы мне надо было .ту же плату пихатъ в cage и делатъ в масс продактион, тогда все было бы по другому и со мной в контакте работалъ бы Si Eng. который бы делал мне симуляции и т.п.

Совершенно верно. :beer:

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 06:08

dB13 wrote:А полная потребляемая мощность?

А этим, судя по всему, должен заниматься аэродинамик, теплотехник, специалист по радиаторам, специалист по сплавам алюминия, итд. А прикручивать плату, должен слесарь. Разделение труда все-таки(С)flip_flop

flip_flop · Post by **flip_flop** » 15 Oct 2007 07:28

KP580BE51 wrote:
flip_flop wrote: В результате получаем "[SI] - это рассчет дифпары и волнового сопротивления",

Вы против?

Конечно. [SI] включает в себя вышеуказанное, но не сводится к нему. Есть многие другие вещи, но они, видимо, не входят в круг Ваших понятий.

"элементарно делать [PCI] на внешню плату на пару метров",

Во первых я этого не говорил. Это вы придумали. При [PCIе], вытаскивается наружу без проблем, на какую длину не знаю.

Ну как же, как же, как же (кровожадно улыбаясь) - " у нас на Привете все ходы записаны" :wink:

KP580BE51 wrote:
Dmitry67 wrote:Представьте что есть ДВЕ таблицы A,B которые разбросаны по 16 серверам
У таблиц есть foreign key A --> B
Делая чтото с таблицей A (на сервере X), мы проверяем referential integrity, для B вовлекая сервер Y
Как правило X <> Y, --> interconnect

cray хвастается 6gb/s. Гигабитный ethernet дает всего в 6 раз меньшую скорость. Да и сделать узкоспециализированную PCI , с хоть " 10гб/с на 2 метра" плату достаточно просто.

Правда потом Вы исправились и подобную ахинею не писали, но в начале было.
По поводу [PCIе] наружу без проблем - так это не совсем так, но впрочем ... не стоит наверное заводить еще один бесполезный офф-топик. Вы лучше скажите - Вы [PCIe] делали? Или хотя бы "щупали"? Знаете, что такое ["compliance test"] и прочее? Что бы было понятно, откуда такая уверенность в "без проблем"?
Стандарты есть [PCIe External Cabling Spec 1.0] для [2.5 Gbps], но практическая реализация связана с некоторыми возможными проблемами. Длина кабеля намеренно не указана.

"уперлись в 45 нм а дальше невозможно из-за длины волны света",

Ничего путного вы на эту тему не написали. Только статью привели, где написано что будут от масок отказываться. Я написал, что ОК, будет меньше чем 45нм, но одну микросхемму в этом случае будут 10 лет делать.

Я написал:
1) Миша и другие работают на 32 нм и могут Вам подтвердить что это не такое уж радикальное отклонение от 45 нм
2) Интел, Тошиба и СТ уже продемонстрировали работающие чипы на 32 нм. Делали они их совсем не 10 лет. Пока это не масс продакшн. Масс продакшн будет через пару лет.
Вы отрицаете с непонятной навязчивой идеей фикс очевидное в 33 раз. Успехов!

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 07:54

flip_flop wrote:Конечно. [SI] включает в себя вышеуказанное, но не сводится к нему. Есть многие другие вещи, но они, видимо, не входят в круг Ваших понятий.

Что именно? О чем бы я не писал? О Crosstalk я писал к примеру.

"элементарно делать [PCI] на внешню плату на пару метров",

Во первых я этого не говорил. Это вы придумали. При [PCIе], вытаскивается наружу без проблем, на какую длину не знаю.

Ну как же, как же, как же (кровожадно улыбаясь) - " у нас на Привете все ходы записаны"

Замечательно.

KP580BE51 wrote:
Dmitry67 wrote:Представьте что есть ДВЕ таблицы A,B которые разбросаны по 16 серверам
У таблиц есть foreign key A --> B
Делая чтото с таблицей A (на сервере X), мы проверяем referential integrity, для B вовлекая сервер Y
Как правило X <> Y, --> interconnect

cray хвастается 6gb/s. Гигабитный ethernet дает всего в 6 раз меньшую скорость. Да и сделать узкоспециализированную PCI , с хоть " 10гб/с на 2 метра" плату достаточно просто.

Правда потом Вы исправились и подобную ахинею не писали, но в начале было.

А где здесь ахинея? И Где вообще здесь написано что PCI наружу? Я написал что сделать без проблем можно узкоспециализированную PCI плату, которая будет общаться с чем-то на скорости хоть 10гб/с на ростоянии два метра. У вас проблемы с этим?

По поводу [PCIе] наружу без проблем - так это не совсем так, но впрочем ... не стоит наверное заводить еще один бесполезный офф-топик.

Лучше скажите в чем у вас проблемы?

Вы лучше скажите - Вы [PCIe] делали? Или хотя бы "щупали"?

Смотрел спецификации, смотрел PDF на микросхемы на которых его можно сделать.

Знаете, что такое ["compliance test"] и прочее? Что бы было понятно, откуда такая уверенность в "без проблем"?

http://www.opengeospatial.org/compliance
Это? Какое это имеет отношение к "вытащить PCI"? Понятно что это будет не стандартное решение. Но к SI это отношения не имеет.

Стандарты есть [PCIe External Cabling Spec 1.0] для [2.5 Gbps], но практическая реализация связана с некоторыми возможными проблемами. Длина кабеля намеренно не указана.

Вы сами себе противоречите. То нельзя, то можно.

Я написал:
1) Миша и другие работают на 32 нм и могут Вам подтвердить что это не такое уж радикальное отклонение от 45 нм
2) Интел, Тошиба и СТ уже продемонстрировали работающие чипы на 32 нм. Делали они их совсем не 10 лет. Пока это не масс продакшн. Масс продакшн будет через пару лет.
Вы отрицаете с непонятной навязчивой идеей фикс очевидное в 33 раз. Успехов!

Я все понял. Уже написал. Специально для Миши физики отменят волновую природу света. Успехов вам в этом начинании. Заодно и скорость света ограничить в центре города не забудьте.

flip_flop · Post by **flip_flop** » 15 Oct 2007 08:06

KP580BE51 wrote:
dB13 wrote:А полная потребляемая мощность?

А этим, судя по всему, должен заниматься аэродинамик, теплотехник, специалист по радиаторам, специалист по сплавам алюминия, итд. А прикручивать плату, должен слесарь. Разделение труда все-таки(С)флипфлоп

Совершенно верно. Спасибо за присвоение автору процитированной фразы прав копирайта. :греат:
Занудство по теме-
В крупных фимах, нацеленных на развитие технологий и на массовую продукцию интересных продуктов, существует разделение труда. Делание всего-всего одним человеком [IC design, IC layout, SI analysis, technology development] для интересных продуктов невозможно, а те продукты, которые возможны - неконкурентные поделки кустарей одиночек.

То [Dm.uk] - бесполезно?

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 08:17

flip_flop wrote:
KP580BE51 wrote:
dB13 wrote:А полная потребляемая мощность?

А этим, судя по всему, должен заниматься аэродинамик, теплотехник, специалист по радиаторам, специалист по сплавам алюминия, итд. А прикручивать плату, должен слесарь. Разделение труда все-таки(С)флипфлоп

Совершенно верно. Спасибо за присвоение автору процитированной фразы прав копирайта. :греат:
Занудство по теме-
В крупных фимах, нацеленных на развитие технологий и на массовую продукцию интересных продуктов, существует разделение труда. Делание всего-всего одним человеком [IC design, IC layout, SI analysis, technology development] для интересных продуктов невозможно, а те продукты, которые возможны - неконкурентные поделки кустарей одиночек.

А где я писал что это не так?

То [Dm.uk] - бесполезно?

Агрументированние, пожалуйста.

flip_flop · Post by **flip_flop** » 15 Oct 2007 08:46

KP580BE51 wrote:
flip_flop wrote:
"элементарно делать [PCI] на внешню плату на пару метров",

Во первых я этого не говорил. Это вы придумали. При [PCIе], вытаскивается наружу без проблем, на какую длину не знаю.

Ну как же, как же, как же (кровожадно улыбаясь) - " у нас на Привете все ходы записаны"

Замечательно.

KP580BE51 wrote:
Dmitry67 wrote:Представьте что есть ДВЕ таблицы A,B которые разбросаны по 16 серверам
У таблиц есть foreign key A --> B
Делая чтото с таблицей A (на сервере X), мы проверяем referential integrity, для B вовлекая сервер Y
Как правило X <> Y, --> interconnect

cray хвастается 6gb/s. Гигабитный ethernet дает всего в 6 раз меньшую скорость. Да и сделать узкоспециализированную PCI , с хоть " 10гб/с на 2 метра" плату достаточно просто.

Правда потом Вы исправились и подобную ахинею не писали, но в начале было.

А где здесь ахинея? И Где вообще здесь написано что PCI наружу? Я написал что сделать без проблем можно узкоспециализированную PCI плату, которая будет общаться с чем-то на скорости хоть 10гб/с на ростоянии два метра. У вас проблемы с этим?

О! Хороший пример Вашей так сказать логики. В приведенном отрывке речь шла о интерконнекте серверов (Оффтопик - это делает [Infiniband] - своего рода [PCIe+fiber] для серверов). Не двух чипов на одной плате, не двух чипов на разных платах, а именно о интерконнекте серверов - с выходом через кабель наружу . Если [1g Ethernet] и [10g Ethernet] могут это делать (так же как и [FC] и [Infiniband]), то [PCI] на 2 метра с выходом наружу - ахинея. Вы же сами привели [Ethernet], мешая его функции (чисто [out of box]) с функциями [PCI] (чисто [in box]). Но вместо того, чтобы честно признаться, мол, да, давно было, ахинею написал - идут уловки логики, шитые белыми нитками.

Или Вы имели в виду 2х метровую плату с [PCI] :mrgreen:

? Так это тоже ахинея, только другая.

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 08:57

flip_flop wrote:О! Хороший пример Вашей так сказать логики. В приведенном отрывке речь шла о интерконнекте серверов (Оффтопик - это делает [Infiniband] - своего рода [PCIe+fiber] для серверов). Не двух чипов на одной плате, не двух чипов на разных платах, а именно о интерконнекте серверов - с выходом через кабель наружу . Если [1g Ethernet] и [10g Ethernet] могут это делать (так же как и [FC] и [Infiniband]), то [PCI] на 2 метра с выходом наружу - ахинея.

ЕЩЕ РАЗ!!!

Я wrote:Да и сделать узкоспециализированную PCI , с хоть " 10гб/с на 2 метра" плату достаточно просто.

Речь идет не об двух чипах на одной плате, а двух чипах на разных платах. Две платы стоят в разных компютерах, оба с PCI. И общаются через какой-то линк на скорости в 10гб/с. Вы русский, уже забыли? Или вы специально так выборочно понимаете что я пишу?

Вы же сами привели [Ethernet], мешая его функции (чисто [out of box]) с функциями [PCI] (чисто [in box]). Но вместо того, чтобы честно признаться, мол, да, давно было, ахинею написал - идут уловки логики, шитые белыми нитками.

Извините, но я лично ахинеи не вижу. Я вижу просто то, что кое кто-то читает очень "наискосок". Это вы в СССР, при коммунизме научились, или уже в США мозги промыли?

Или Вы имели в виду 2х метровую плату с [PCI] ? Так это тоже ахинея, только другая.

Скажите, если я начну тут кричать в ответ на то что вы написали, что дескать флип-флоп предложил 2х метровые платы делать предлагает? Вы как к этому отнесетесь?

flip_flop · Post by **flip_flop** » 15 Oct 2007 09:21

KP580BE51 wrote:
flip_flop wrote:О! Хороший пример Вашей так сказать логики. В приведенном отрывке речь шла о интерконнекте серверов (Оффтопик - это делает [Infiniband] - своего рода [PCIe+fiber] для серверов). Не двух чипов на одной плате, не двух чипов на разных платах, а именно о интерконнекте серверов - с выходом через кабель наружу . Если [1g Ethernet] и [10g Ethernet] могут это делать (так же как и [FC] и [Infiniband]), то [PCI] на 2 метра с выходом наружу - ахинея.

ЕЩЕ РАЗ!!!
Я wrote:Да и сделать узкоспециализированную PCI, с хоть " 10гб/с на 2 метра" плату достаточно просто.

Речь идет не об двух чипах на одной плате, а двух чипах на разных платах. Две платы стоят в разных компютерах, оба с PCI. И общаются через какой-то линк на скорости в 10гб/с. Вы русский, уже забыли? Или вы специально так выборочно понимаете что я пишу?

Не было речи в вашем посте о каком то линке со скоростью [10Gb/s]. Было о [PCI] на 2 метра. Если Вы что-то думали, но не смогли это внятно сформулировать - то это скорее проблема Вашего косноязычия чем моего знания русского языка. Узкоспециализированная PCI - сам по себе нонсенс. Догадываясь о том, что вы хотели нафантазировать - могу предложить формулировку на техническом языке - плата с стандартным [PCI] и с мостом [10GbE->PCI].

Извините, но я лично ахинеи не вижу. Я вижу просто то, что кое кто-то читает очень "наискосок". Это вы в СССР, при коммунизме научились, или уже в США мозги промыли?

Я вижу и ахинею и переход дискуссии за пределы допустимых приличий с вашей стороны. Не искушайте модератора.

KP580BE51 · Post by **KP580BE51** » 15 Oct 2007 09:36

flip_flop wrote:
KP580BE51 wrote:
flip_flop wrote:О! Хороший пример Вашей так сказать логики. В приведенном отрывке речь шла о интерконнекте серверов (Оффтопик - это делает [Infiniband] - своего рода [PCIe+fiber] для серверов). Не двух чипов на одной плате, не двух чипов на разных платах, а именно о интерконнекте серверов - с выходом через кабель наружу . Если [1g Ethernet] и [10g Ethernet] могут это делать (так же как и [FC] и [Infiniband]), то [PCI] на 2 метра с выходом наружу - ахинея.

ЕЩЕ РАЗ!!!
Я wrote:Да и сделать узкоспециализированную PCI, с хоть " 10гб/с на 2 метра" плату достаточно просто.

Речь идет не об двух чипах на одной плате, а двух чипах на разных платах. Две платы стоят в разных компютерах, оба с PCI. И общаются через какой-то линк на скорости в 10гб/с. Вы русский, уже забыли? Или вы специально так выборочно понимаете что я пишу?

Не было речи в вашем посте о каком то линке со скоростью [10Gb/s]. Было о [PCI] на 2 метра. Если Вы что-то думали, но не смогли это внятно сформулировать - то это скорее проблема Вашего косноязычия чем моего знания русского языка.

Если вы не зметили слово ПЛАТА, я Вам его выделил.

Узкоспециализированная PCI - сам по себе нонсенс.

Наверное в США Узкоспециализированная PCI плата тоже нонсенс.

Догадываясь о том, что вы хотели нафантазировать - могу предложить формулировку на техническом языке - плата с стандартным [PCI] и с мостом [10GbE->PCI].

Ну ведь поняли что я написал? Если да, то почему начали фантазировать на тему того что я дескать предложил какой-то бред. Если вы уж строите из себя специалиста, то должны бы уж сообразить что 10Gb и PCI, как-то слабо стыкуются? Или у вас узкая специализация, и сколько гигабит в PCI вы не знаете?

Я вижу и ахинею и переход дискуссии за пределы допустимых приличий с вашей стороны. Не искушайте модератора.

Прошу прощения, но именно вы начали меня оскорблять, писать что я пишу ахинею итд. В ответ на мои возражения и просьбы привести док-ва, вы привели мою цитату, неправильно её истолковали (хотя ПРЕКРАСНО поняли что я имел в виду) и выдали свои фантазии за мои слова. Еще раз подчеркну, вы прекрасно поняли что именно имелось в виду.