Electrical engineering market...

flip_flop · Post by **flip_flop** » 13 Oct 2007 23:06

jvn2a wrote:Всё верно , статистика уже начинает рулить, скоро придётся обменять [Hspice на Matlab и www.stateye.org] . Но есть и опасности в виде закрывающих технологий:

[adaptive equalization] - хорошая тема. Не очень простая, но мы и ее укладываем в своего рода расширение [stateye]. А вообщe иквализация связывает дизайнеров чипа с [SI] инженерами.

([circuit designers, analog IC designers,] - кстати, самые привилегированные специальности в ЕЕ).

Yeap

Многие из них действительно СИ за инженеров не считают.
Надо отдать должное КР, в том что у него много единомышленников среди дизайнеров ИС

Грешно признаваться я тоже грешил тем же. Пока не занялся проектированием [full link] на уровне как [silicon/PHY] так и канала. А тут уже проникся уважением. :hat:

dB13 · Post by **dB13** » 14 Oct 2007 01:54

flip_flop wrote:О Боже мой, я Вас умоляю - не надо меня посылать смотреть [SATA] Вы мне еще укажите посмотреть на [PCIe Gen3] и [USB 3]

А USB 3.0 разве не оптическая?

flip_flop · Post by **flip_flop** » 14 Oct 2007 02:32

dB13 wrote:
flip_flop wrote:О Боже мой, я Вас умоляю - не надо меня посылать смотреть [SATA] :праы: Вы мне еще укажите посмотреть на [PCIe Gen3] и [USB 3] :ноно#:

А УСБ 3.0 разве не оптическая?

И медная и оптическая. Пока альфа спеки и коннекторы делаются для медной.

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 08:46

flip_flop wrote:Берем шипротреб - десктопный чипсет [X38]. В нем только на северном мосте, только на [PCIe Gen2] 2х16=32 канала, на каждом по 2 [LVDS]/диффпары. Добавлаем [DMI], добавляем южный мост с поддержкой [PCIe] 6х1, [SATA] 6х1. Получаем больше сотни [LVDS] на ширпотребе.

Под сотню дифпар. Но никак не сотни. (что такое DMI я не знаю, может DVI, там RGB+Sync. Четыре провода. Еще есть к памяти интерфейсы и HT на AMD.) Причем практически все они независимы, так что разводятся совсем просто.
На чем-то сильно серверном, если только речи нет о чем-то очень мультипроцессороном, будет не намного больше. Как по мне, так разводка DDR2 гораздо сложнее.

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 08:49

flip_flop wrote:
KP580BE51 wrote:Что вы. Я прочитал, про 45нм. Пути достижения меньших размеров впечатляют. Особенно отказ от масок, и рисование каждой микросхемы "электронным микроскопом", впечатляют. Я как представил себе процесс изготовления одной микросхемы продолжительностью лет так в 10, так сразу уверовал в "меньше 45нм".

Скажите это к примеру, Мише, ну и другим, которые работают по 32 нм технологиям уже сейчас. Скажите Интелу, СТ и Тошибе, продемонстрировавшие уже работающие чипы на 32 нм и налаживающие массовый выпуск ширпотреба на 32 нм в обозримом будущем. Анекдот про море напомнить?

Если Интел и Тошиба, смогли отменить волновую природу света, то я рад за них.

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 08:56

flip_flop wrote:Физика не поменялась со времен Максвелла и Киркгоффа. Меняются методы борьбы с физическими ограничениями. Силикон становится умнее, методы утилизации все еще удваивающейся за два года плотности упаковки транзисторов на чипе меняются.

Ну? И? Что поменялось-то? Новое называют на манер старого. А если копнуть, то STTL это в принципе тоже самое что и RS232. LVDS от RS485 в принципе практически не отличается.

Интересно, а это ничего что я в РС-485 резистор терминаторный впаивал без соотвествующего диплома? Если бы это вдруг в США случилось, меня бы расстреляли на месте, или просто отсудили несколько мегабаксов за инженеринг без сертификата?

Нет, что Вы - паяйте, паяйте резисторы в старые интефейсы, на здоровье А вот допускать к проектированию новых - нет уж, увольте.

Так что гового-то? Если старое назвать новым, оно новым не станет, как бы не старались рекламщики.

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 09:02

flip_flop wrote:О Боже мой, я Вас умоляю - не надо меня посылать смотреть [SATA] Вы мне еще укажите посмотреть на [PCIe Gen3] и [USB 3]

Кроме [AC coupled] [SATA] и [PCIe] есть и другие интерфейси, которые [DC coupled]. Кроме [8b/10b NRZ] есть масса других кодирований кодов, линии, так же как и отстутствие кодирования вовсе, где любая латентность недопустима. Но у всех этих интерфейсов есть нечто общее - они не [RF]. Даже для [8b10b coded] интерфейсов спектр достаточно широко размазан, грубо говоря от [datarate] до его десятых долей.

Спасибо, но я в курсе. Вы мне еще про глазковую диаграмму расскажите. То что это не RF, совсем не означает, что они ведут себя как-то иначе чем RF сигналы. Что антенный кабель, что LVDS очень не любят когда их к примеру под прямым углом сгибают. Просто условия работы оптимизаций итд, немного другие.

flip_flop · Post by **flip_flop** » 14 Oct 2007 19:04

KP580BE51 wrote:
flip_flop wrote:Берем шипротреб - десктопный чипсет [X38]. В нем только на северном мосте, только на [PCIe Gen2] 2х16=32 канала, на каждом по 2 [LVDS]/диффпары. Добавлаем [DMI], добавляем южный мост с поддержкой [PCIe] 6х1, [SATA] 6х1. Получаем больше сотни [LVDS] на ширпотребе.

Под сотню дифпар. Но никак не сотни. (что такое ДМИ я не знаю, может ДВИ, там РГБ+Сынц. Четыре провода. Еще есть к памяти интерфейсы и ХТ на АМД.) Причем практически все они независимы, так что разводятся совсем просто.
На чем-то сильно серверном, если только речи нет о чем-то очень мультипроцессороном, будет не намного больше. Как по мне, так разводка [DDR2] гораздо сложнее.

Ваши методы ведение дискуссии не совсем приемелемы в культурном обществе. Ответ был на Ваше утверждение
"Где это сотни дифпар вы нашли? Десяток, другой. Это максимум, если только у вас не суперкомпютер".

Я Вам показал где (в ширпотребе, больше сотни). В серверных вариантах - сотня, другая. Не "десяток, другой", а "сотня, другая". Почувствуйте разницу. В ответ - "разводка [DDR] сложнее." [DDR] тоже на той же плате. Да, ее разводка может быть сложнее. И речь не о том, чтобы соединить "из пункта А в пункт Б", а о том, чтобы система работала с минимумом отказов. Для чего и требуются [SI] инженеры, а не техники. Об этом позже. А пока - просто напоминание о методах ведения дискусссии. О логике. Если КР говорит по не знанию "А", ему в ответ доказывают "не А", то лучше бы сказать "не знал, теперь знаю, согласен, не А" вместо того чтобы -" а важнее то Б".

flip_flop · Post by **flip_flop** » 14 Oct 2007 19:07

KP580BE51 wrote:
flip_flop wrote:
KP580BE51 wrote:Что вы. Я прочитал, про 45нм. Пути достижения меньших размеров впечатляют. Особенно отказ от масок, и рисование каждой микросхемы "электронным микроскопом", впечатляют. Я как представил себе процесс изготовления одной микросхемы продолжительностью лет так в 10, так сразу уверовал в "меньше 45нм".

Скажите это к примеру, Мише, ну и другим, которые работают по 32 нм технологиям уже сейчас. Скажите Интелу, СТ и Тошибе, продемонстрировавшие уже работающие чипы на 32 нм и налаживающие массовый выпуск ширпотреба на 32 нм в обозримом будущем. Анекдот про море напомнить? :мргреен:

Если Интел и Тошиба, смогли отменить волновую природу света, то я рад за них.

Ну наконец то - признались в ошибочности своих предудыщих заблуждений. Поправка - "не отменили природу", а всего лишь преодолели некоторые сложности - освоили 32 нм, 22 нм на подходе.

flip_flop · Post by **flip_flop** » 14 Oct 2007 19:11

KP580BE51 wrote:
flip_flop wrote:Физика не поменялась со времен Максвелла и Киркгоффа. Меняются методы борьбы с физическими ограничениями. Силикон становится умнее, методы утилизации все еще удваивающейся за два года плотности упаковки транзисторов на чипе меняются.

Ну? И? Что поменялось-то? Новое называют на манер старого. А если копнуть, то СТТЛ это в принципе тоже самое что и РС232. ЛВДС от РС485 в принципе практически не отличается.

Интересно, а это ничего что я в РС-485 резистор терминаторный впаивал без соотвествующего диплома? Если бы это вдруг в США случилось, меня бы расстреляли на месте, или просто отсудили несколько мегабаксов за инженеринг без сертификата?

Нет, что Вы - паяйте, паяйте резисторы в старые интефейсы, на здоровье :шинк: А вот допускать к проектированию новых - нет уж, увольте.

Так что гового-то? Если старое назвать новым, оно новым не станет, как бы не старались рекламщики.

Смотрите вверху о логике. Не [STTL] вместо [RS322] а [PCIe Gen3, USB 3] на шипротребе вместо [RS322]. А так, да, принципиально [i8080] не сильно отличается от современных [multicore chips].

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 19:16

flip_flop wrote:Ваши методы ведение дискуссии не совсем приемелемы в культурном обществе. Ответ был на Ваше утверждение
"Где это сотни дифпар вы нашли? Десяток, другой. Это максимум, если только у вас не суперкомпютер".

Ок. Где СОТНИ? Это максимумтри сотни.

Я Вам показал где (в ширпотребе, больше сотни). В серверных вариантах - сотня, другая. Не "десяток, другой", а "сотня, другая". Почувствуйте разницу.

Но уж никак не третья четвертая.

В ответ - "разводка [DDR] сложнее." [DDR] тоже на той же плате. Да, ее разводка может быть сложнее. И речь не о том, чтобы соединить "из пункта А в пункт Б", а о том, чтобы система работала с минимумом отказов. Для чего и требуются [SI] инженеры, а не техники.

Ага. Специалист с дипломом по левому сигналу клока и специалист с дипломом по правому проводу клока

Об этом позже. А пока - просто напоминание о методах ведения дискусссии. О логике. Если КР говорит по не знанию "А", ему в ответ доказывают "не А", то лучше бы сказать "не знал, теперь знаю, согласен, не А" вместо того чтобы -" а важнее то Б".

Пока что мне дискуссия напоминает диалог сертифицированных специалистов по VCC и сертифицированных специалистов по VDD.

flip_flop · Post by **flip_flop** » 14 Oct 2007 19:16

KP580BE51 wrote:
flip_flop wrote:О Боже мой, я Вас умоляю - не надо меня посылать смотреть [SATA] :праы: Вы мне еще укажите посмотреть на [PCIe Gen3] и [USB 3] :ноно#:

Кроме [AC coupled] [SATA] и [PCIe] есть и другие интерфейси, которые [DC coupled]. Кроме [8b/10b NRZ] есть масса других кодирований кодов, линии, так же как и отстутствие кодирования вовсе, где любая латентность недопустима. Но у всех этих интерфейсов есть нечто общее - они не [RF]. Даже для [8b10b coded] интерфейсов спектр достаточно широко размазан, грубо говоря от [datarate] до его десятых долей.

Спасибо, но я в курсе. Вы мне еще про глазковую диаграмму расскажите. То что это не РФ, совсем не означает, что они ведут себя как-то иначе чем РФ сигналы. Что антенный кабель, что ЛВДС очень не любят когда их к примеру под прямым углом сгибают. Просто условия работы оптимизаций итд, немного другие.

Смотрите вверху о логике. О [eye-diagram] - похоже Вам таки надо о ней рассказать. Не что, а зачем, что делать если "глаза" закрыты, как на нее влияет життер, что важен не кабель а система коммуникации и так далее. У Вас серьезные проколы с этим на системном уровне. Но об этом потом, пока разрешите откланяться в связи с выездом на природу.

drugoj · Post by **drugoj** » 14 Oct 2007 19:18

Ну ,просто колличество LVDS пар не о чем не говорит.
Топография платы , колличество layers, via types, другие сигналы (lvttl , аналог етц) могут усложнитъ или облегчитъ жизнъ.
В motherboard без SI Eng. будет плохо.Особенно если clk бол`ше 100Mhz.

KP580BE51 · Post by **KP580BE51** » 14 Oct 2007 19:21

flip_flop wrote: А так, да, принципиально [i8080] не сильно отличается от современных [multicore chips].

8080 не знаю. Но вот к примеру касательно к примеру 8051vr AVR это все равно что 12 раз чихнуть вместо одного раза. RISC CISC общем.

drugoj · Post by **drugoj** » 14 Oct 2007 19:22

А Далее, вопросы питания, а далее механика и ЕСД prot. , а далее вопросы кабелей , а далше стандартизация and etc.