flip_flop wrote:3) временные параметры (например, импульсная характеристика вход-выход ) блока определятся s-параметрами, измеренными в некотором диапазоне частот, начиная с некоторой ненулевой частоты. Восспроизводя импульсную характеристику по s-параметрам частенько можно увидеть странное поведение - сигнал начинает "ползти" и "дребезжать" до ожидаемого времени задержки , а также на "хвосте" импульсной характеристики, после ожидаемого затухания. В чем причина и как избавиться от такого артефакта?
Думаю дело в отсутствии самплов до и после. Помнится значение выхода определяется как Y = s1 * x1 + s2 * x2 .... + sN * xN. Где x - входные самплы. В начале преобразования количество доступных самплов меньше числа s-коеффициентов. Соответственно, коеффициенты соответствуюсчие отсутствуюсчим сампле-ам вносят погрешность. То же происходит после прохождения импульсa.
Добавил о том как избавиться от артифакта: На практике можно просто отбросить первые N самплов после включения устройства до заполнения входного буффера.
flip_flop wrote:4) в чем состоит основная ограниченность столь возлюбленного многими подхода - "ставим прямо на вход АЦП и все переводим в цифру"?
a. Шумы преобразования из аналога в цифру могут быть сопоставимы с амплитудой сигнала?
b. Интермодуляция / интерференция
c. Нелинейность аналого-цифрового преобразования и расширение спектра вследствие 2f/3f/4f.....
Statistics: Posted by john_22 — 15 Jan 2007 23:13
]]>
Dm.uk wrote:Один раз был удивлен вопросом о возможном способе увеличения частоты clk в два раза без использованя pll, первый раз мне его задали на интервью 
Ответ - инвертор плюс xor, минут 5 спорили почему ето решение толком не работает
Ответ - инвертор плюс xor, минут 5 спорили почему ето решение толком не работает Линия задержки плюс итд. Скорее. Паршивое решение в свете подавительного синхронного дизайна.
Statistics: Posted by KP580BE51 — 14 Jan 2007 21:37
]]>
если интересует - искал недавно новую работу, фронт-енд, 9 из 10 работодателей задавали вопрос про передачу данных из одного клокового домена во второй (помимо всех прочих вопросов). 4-5 из тех 9 спрашивавших просили развернуть ответ минут на 5-15 с карандашем/фломастером почему-как, недостатки/преимушества возможных решений итп.
Один раз был удивлен вопросом о возможном способе увеличения частоты clk в два раза без использованя pll, первый раз мне его задали на интервью :-) Ответ - инвертор плюс xor, минут 5 спорили почему ето решение толком не работает :-)
вцелом, все как всегда, dsp-ишники больше спрашивают с упором на вычисления, SoC/ASIC - "физика", FPGA и емуляторы - всего понемногу
Statistics: Posted by Dm.uk — 14 Jan 2007 17:49
]]>
> Насчет "трудного" диапазона никакой особой физики нет...
понял. Если честно то мысли вокруг да около каскадирования крутились, но думал что есть более "красивое" решение
> - проектирование PLL - не "развести" готовое изделие а определить системные параметры, затем схемотехнические параметры, затем методы реализации в силиконе в зависимости от области применения (которых море)
Ето несложно, финт : искать статьи не по сайтaм фирм, а по университетам.
> Теперь некоторые простые "концептуальные" вопросы
есть хорошие вопросы
Отложу ответы (попытку ответов) до послезавтраStatistics: Posted by Dm.uk — 01 Nov 2005 11:31
]]>
flip_flop wrote:
Correct, but not complete, what else?KP580BE51 wrote:В лбом случае, у меня про RF сведения только теоретические и только "в общем". Может я просто не понял "о чем это". Если PLL, то нужно задать стабильность частоты, диапазон перестройки итд?
Ну а что есть у PLL:
Входная частота, стабильность этой частоты, стабильность фазы этой частоты.
Выходная частоты, стабильность этой частоты, стабильность фазы этой частоты.
Также диапазон перестройки, скорость перестройки.
Ну и там напряжения токи, интерфейс, чигналы готовности итд.
Я пожалуй повременю с ответами и комментариями, дабы дать остальным участникам высказаться, ок?
Я и так могу понять, что спать хочется.
Statistics: Posted by KP580BE51 — 27 Oct 2005 10:28
]]>
KP580BE51 wrote:В лбом случае, у меня про RF сведения только теоретические и только "в общем". Может я просто не понял "о чем это". Если PLL, то нужно задать стабильность частоты, диапазон перестройки итд?
Correct, but not complete, what else?Я пожалуй повременю с ответами и комментариями, дабы дать остальным участникам высказаться, ок?
Statistics: Posted by flip_flop — 27 Oct 2005 10:19
]]>
flip_flop wrote:
Believe it or not - those are real questions for RF engineer.
KP580BE51 wrote:Тут я не понял насчет RF. Почему не что-то связанное с гетеродинами, частотами, модуляциями итд. У меня это больше с RF ассоциируется.
Про PLL, мне казалось что радиоинженеры каскадят удвоители частоты, а PLLами кто-то другой занимается.
Про остальное - даже не слышал.
Believe it or not - those are real questions for RF engineer.
В лбом случае, у меня про RF сведения только теоретические и только "в общем". Может я просто не понял "о чем это". Если PLL, то нужно задать стабильность частоты, диапазон перестройки итд?
"концептуальные" вопросы: что неверно в таком определении ?Теперь некоторые простые "концептуальные" вопросы
1) иногда дробовой шум обьясняется целиком дискретностью носителей заряда - что неверно в таком определении?
А что не верно? Если сигнал, с фотоумножителя, или там ПЗС, то вполне может быть.
Не всегда так. Если брать к примеру счетчик Гейгера, то там просто - залетел электрон, вызвал лавину, лавину посчитали. Ну, что дробовый шум (первый раз слышу опредение) может еще и АЦП определяется, ИМХО ясно.
f- frequency: well known "1/f" noise
Написано что это тоже самое что и розовый шум. У розового шума энергия увеличиватся с ростом частоты.
Это практика или теория?
теория
Тогда не понял вопроса. Или это читсая математика, но обрабатывается не все гармоники (которых при разложении бесконечное кол-во). Мнебы посмотреть на это "в живую" а потом уже рассуждать.
Right - "Это скорее анекдот"
Correction: 4) в чем состоит основная ограниченность подхода - "ставим близко ко входу АЦП и все переводим в цифру"?
Многие вещи сейчас или гораздо проще, или вообще возможно обработать только в аналоге. Если нужно выделить сигнал из шума 120дб (это я оптимист, шум в диапазоне 0...130мгц будет гораздо больше), и частотой 110мгц, то нужен АЦП за 220 мегасемплов, и разрядноситью за 16 бит. Чем потом ЭТО можно обработать, и сколько оно будет жрать электричества, мне даже подумать страшно. Дешевый китайский ФМ приемник гораздо дешевле.
Statistics: Posted by KP580BE51 — 27 Oct 2005 10:08
]]>
KP580BE51 wrote:
Тут я не понял насчет RF. Почему не что-то связанное с гетеродинами, частотами, модуляциями итд. У меня это больше с RF ассоциируется.
flip_flop wrote:Не будучи спецом в области RF я думаю что гипотетический набор элементарных вопросов для RF инженера включал бы в себя следующее:
- проектирование PLL - не "развести" готовое изделие а определить системные параметры, затем схемотехнические параметры, затем методы реализации в силиконе в зависимости от области применения (которых море)
Тут я не понял насчет RF. Почему не что-то связанное с гетеродинами, частотами, модуляциями итд. У меня это больше с RF ассоциируется.
Ну это само собой. Я же уточнил "состав вопросов включает".
Про PLL, мне казалось что радиоинженеры каскадят удвоители частоты, а PLLами кто-то другой занимается.
Про остальное - даже не слышал.
Believe it or not - those are real questions for RF engineer.
"концептуальные" вопросы: что неверно в таком определении ?Теперь некоторые простые "концептуальные" вопросы
1) иногда дробовой шум обьясняется целиком дискретностью носителей заряда - что неверно в таком определении?
А что не верно? Если сигнал, с фотоумножителя, или там ПЗС, то вполне может быть.
2) 1/f шум - при стремлении f к нулю мощность шума в одной декаде будет приближаться к бесконечности - как увязать это с реальностью?
Что есть 1/f ? Частота? Или сигнал/шум? Если сигнал/шум, то применяют фильты, кодирование итд, чтобы выделить сигнал из шума. Помнится что чем уже полоса пропускания, тем лучше сингал/шум, но ниже скорость.
f- frequency: well known "1/f" noise
теория3) временные параметры (например, импульсная характеристика вход-выход ) блока определятся s-параметрами, измеренными в некотором диапазоне частот, начиная с некоторой ненулевой частоты. Восспроизводя импульсную характеристику по s-параметрам частенько можно увидеть странное поведение - сигнал начинает "ползти" и "дребезжать" до ожидаемого времени задержки , а также на "хвосте" импульсной характеристики, после ожидаемого затухания. В чем причина и как избавиться от такого артефакта?
Это практика или теория?
Right - "Это скорее анекдот"4) в чем состоит основная ограниченность столь возлюбленного многими подхода - "ставим прямо на вход АЦП и все переводим в цифру"?
Это скорее анекдот, чем реальность. Не думаю что сегодня реально так выделить сигнал даже обычной ФМ станции, даже с усилителем на входе АЦП.
Correction: 4) в чем состоит основная ограниченность подхода - "ставим близко ко входу АЦП и все переводим в цифру"?
Statistics: Posted by flip_flop — 27 Oct 2005 09:40
]]>
flip_flop wrote:Не будучи спецом в области RF я думаю что гипотетический набор элементарных вопросов для RF инженера включал бы в себя следующее:
- проектирование PLL - не "развести" готовое изделие а определить системные параметры, затем схемотехнические параметры, затем методы реализации в силиконе в зависимости от области применения (которых море)
- проектирование PLL - не "развести" готовое изделие а определить системные параметры, затем схемотехнические параметры, затем методы реализации в силиконе в зависимости от области применения (которых море)
Тут я не понял насчет RF. Почему не что-то связанное с гетеродинами, частотами, модуляциями итд. У меня это больше с RF ассоциируется. Про PLL, мне казалось что радиоинженеры каскадят удвоители частоты, а PLLами кто-то другой занимается.
Про остальное - даже не слышал.
Теперь некоторые простые "концептуальные" вопросы
1) иногда дробовой шум обьясняется целиком дискретностью носителей заряда - что неверно в таком определении?
А что не верно? Если сигнал, с фотоумножителя, или там ПЗС, то вполне может быть.
2) 1/f шум - при стремлении f к нулю мощность шума в одной декаде будет приближаться к бесконечности - как увязать это с реальностью?
Что есть 1/f ? Частота? Или сигнал/шум? Если сигнал/шум, то применяют фильты, кодирование итд, чтобы выделить сигнал из шума. Помнится что чем уже полоса пропускания, тем лучше сингал/шум, но ниже скорость.
3) временные параметры (например, импульсная характеристика вход-выход ) блока определятся s-параметрами, измеренными в некотором диапазоне частот, начиная с некоторой ненулевой частоты. Восспроизводя импульсную характеристику по s-параметрам частенько можно увидеть странное поведение - сигнал начинает "ползти" и "дребезжать" до ожидаемого времени задержки , а также на "хвосте" импульсной характеристики, после ожидаемого затухания. В чем причина и как избавиться от такого артефакта?
Это практика или теория? Если это "железо", то ябы смотрел наводки. Если вход дает наводку на выход, то такое возможно. (Я это понял так, что есть какой-то блок, к примеру фильтр, который должен вносить какую-то задержку. Но при единичном входном воздействии, сингал (паразитный) появляется на выходе раньше чем он должен появится)
4) в чем состоит основная ограниченность столь возлюбленного многими подхода - "ставим прямо на вход АЦП и все переводим в цифру"?
Это скорее анекдот, чем реальность. Не думаю что сегодня реально так выделить сигнал даже обычной ФМ станции, даже с усилителем на входе АЦП.
Statistics: Posted by KP580BE51 — 27 Oct 2005 09:10
]]>
Насчет "трудного" диапазона никакой особой физики нет - просто состояние дел такое - платы в совокупности с коннекторами делают свое грязное дело. Убирается каскадированием линейного иквалайзера для компенсации потерь в канале ( пре- и де- имфазиса на стороне трансмиттера и линейного иквалайзера на стороне рисивера в виде цифрового или аналогового FIR фильтра, иногда адаптивного ) и адаптивного DFE фильтра на стороне рисивера, главным образом для компенсации отражений. Для разработчика адаптивных алгоритмов и их реализации в силиконе есть пространство для приложения интеллекта.
Не будучи спецом в области RF я думаю что гипотетический набор элементарных вопросов для RF инженера включал бы в себя следующее:
- проектирование PLL - не "развести" готовое изделие а определить системные параметры, затем схемотехнические параметры, затем методы реализации в силиконе в зависимости от области применения (которых море)
- качественные свойства диаграмм Смитта
- s-параметры - почему эта форма превалирует над другими характеристиками?
- преимущества смешанной формы s-параметров над класссической
Теперь некоторые простые "концептуальные" вопросы
1) иногда дробовой шум обьясняется целиком дискретностью носителей заряда - что неверно в таком определении?
2) 1/f шум - при стремлении f к нулю мощность шума в одной декаде будет приближаться к бесконечности - как увязать это с реальностью?
3) временные параметры (например, импульсная характеристика вход-выход ) блока определятся s-параметрами, измеренными в некотором диапазоне частот, начиная с некоторой ненулевой частоты. Восспроизводя импульсную характеристику по s-параметрам частенько можно увидеть странное поведение - сигнал начинает "ползти" и "дребезжать" до ожидаемого времени задержки , а также на "хвосте" импульсной характеристики, после ожидаемого затухания. В чем причина и как избавиться от такого артефакта?
4) в чем состоит основная ограниченность столь возлюбленного многими подхода - "ставим прямо на вход АЦП и все переводим в цифру"?
5) как отличить на интервью опытного аналогового дизайнера он начинающего?
Statistics: Posted by flip_flop — 27 Oct 2005 08:36
]]>
Dm.uk wrote: Наводяш,ий вопрос - а почему 4-6 Gb/sec, а не, например, 6-8 ?
Не готов ответить почему, завтра спрошу у наших SI спецов нащет обоснования. Однако все практикующие инженеры согласны с таким эмпирическим обобщением. Да, забыл упомянуть, что имеются ввиду в первую очередь системы типа ATCA, для SONET/SDH, XAUI, etc. попроще будет на тех же частотах.Statistics: Posted by flip_flop — 22 Sep 2005 10:36
]]>
> До ~4-6 Gb/sec да, для ~10 Gb/sec - нет (ех, если бы все было так просто), одним простым иквалайзером не обойтись. Здесь уже надо рассматривать не только и не столько потери в канале, но и отражения из-за несогласования нагрузок/влияния неидеальной геометрии, паразитные помехи (crosstalks). S11~S21, S21 начинает существенно осциллировать в этом диапазоне. Все конечно решается, но не так чтобы совсем уж просто. Кстати, тоже достаточно интересная концептуальная задачка.
хмм, а вот на ету задачу я ответа то и не знаю. Надо подумать ... Вариант с "накоплением и перемножением" отбросим сразу :-)
Наводяш,ий вопрос - а почему 4-6 Gb/sec, а не, например, 6-8 ?
Statistics: Posted by Dm.uk — 21 Sep 2005 20:52
]]>
Dm.uk wrote:> что что этот самый контроллер, выглядит как часть ОЗУ, которая мапится через PCI на пространсто ОЗУ.
ето с точки зрения Java программера
ето с точки зрения Java программера
С его точки зрения это какая-то непонятная штука, зеленая, но не Йода, без ушей....
Я драйвер под линухом глянул, кажется именно так. Могу завтра глянуть доки.
Statistics: Posted by KP580BE51 — 21 Sep 2005 11:23
]]>
ето с точки зрения Java программера
> Также точно помню что там есть кварц (тоесть задающий генератор). Так что мне кажется что там внутри двунаправленное ОЗУ, которое видится со стороны PCI на своей частоте, а со стороны всяких там манчестеров и CRC на своей (тоесть частоты приема).
как уже обсудили, вариантов реализации bridge - масса. Вы спросили где, например, возникает проблема CDC (простая задача), bridges - наглядный пример.
> ИМХО только один вариант - нужна возможность чтобы мастер смог ресетнуть слейва. Тоесть или какой-то сигнал дополнительный, или какое-то сочетание сигналов. Помнится я когда-то делал так, что если опроса слейва мастером не происходит, то слейв перегружается по wDog.
правильно, ето один из вариантов того что делать если RX FSM так и не "обработала" ready.
Statistics: Posted by Dm.uk — 21 Sep 2005 11:14
]]>
Dm.uk wrote:> I2C - 400кгц максимум. PCI - 33мгц минимум. Тоесть I2C вообще проблем нету. Можно как угодно делать.
ны Вы и зануда
ны Вы и зануда
Тут сложный социо-моральный вопрос, замешаный на религиозных корнях...
Ok, на мамке в PC есть полно bridges, например (мамка 8 летней давности PCI -> Ethernet 10M bridge). Привожу данный пример что бы отойти от 8b/10b
Помнится, весьма смутно, что что этот самый контроллер, выглядит как часть ОЗУ, которая мапится через PCI на пространсто ОЗУ. Также точно помню что там есть кварц (тоесть задающий генератор). Так что мне кажется что там внутри двунаправленное ОЗУ, которое видится со стороны PCI на своей частоте, а со стороны всяких там манчестеров и CRC на своей (тоесть частоты приема).
Kosmo, Про FSM с handshakeами. Я имел ввиду ~ вариант описанный на фиг.15 в статье от Cadence. В данной реализации широкоизвестный еффект описанный Вами невозможен, подразумевается что Tx никогда не выдаст ready до тех пор пока не пришел done итд. Что делать если done так и не пришел - отдельный разговор ...
Вопрос можно перефразировать: Что делать, если мастер включился, а со слейва висит сообщение что ДОНЕ еще не пришел.
ИМХО только один вариант - нужна возможность чтобы мастер смог ресетнуть слейва. Тоесть или какой-то сигнал дополнительный, или какое-то сочетание сигналов. Помнится я когда-то делал так, что если опроса слейва мастером не происходит, то слейв перегружается по wDog.
Statistics: Posted by KP580BE51 — 21 Sep 2005 10:51
]]>
ны Вы и зануда
Ok, на мамке в PC есть полно bridges, например (мамка 8 летней давности PCI -> Ethernet 10M bridge). Привожу данный пример что бы отойти от 8b/10bДа, а Rocket-IO (с 8b/10b) работает, сам видел
>> Остается открытым еще один вопрос - зачем использовать и скрамблер и 8b10b енкодер?
> Что есть скрасблер, я так окончательно и не понял
дык в спеке на SATA ответ есть, что бы кое-что "убрать" итп. Понял, не прочитали
Да, Вам уже ответили ...> Может как-то определимся, что конкретно обсуждаем?
я вчера уже предложил разделить задачки на простые и сложные. Простые уже обсудили (хотя нет, выдам пару комментариев), а в сложные можно обсуждать еше долго
Kosmo, Про FSM с handshakeами. Я имел ввиду ~ вариант описанный на фиг.15 в статье от Cadence. В данной реализации широкоизвестный еффект описанный Вами невозможен, подразумевается что Tx никогда не выдаст ready до тех пор пока не пришел предыдуший done итд. Что делать если done так и не пришел - отдельный разговор ...
>> Распределенный FSM с возможными невалидными состояниями - ненадежная конструкция.
> Это? Можно "попасть" на фиг3. И если системма с клоком А будет ждать ответа от сигнала Б, а системма Б. будет ждать запроса, котороый она пропустила по причине небольшого рассогласования клоков (а то и просто, помехи) то все это будет висеть до ресета.
нет, мы не про ето
PS btw, scrambler мне первый раз повстречался в Glonass, все работает уже лет 20, нет проблем.
PS2 попдпишусь под каждым словом FF о том что необходимо учитывать массу параметров, в том числе и как сверлить vias, какие платы можно применять, trackes, clearance, etc, а какие нет итд ...
Statistics: Posted by Dm.uk — 21 Sep 2005 10:06
]]>
flip_flop wrote:Это для оптики, мы говорим о системе на "карточках" - коннекторы, виа, стабы на платах на медном носителе . Для оптики все давно сделано без особых ухищрений.
Я уже давно не могу понять, о чем мы говорим.
Я погуглил, как я понял, разьемы/кабеля на такие частоты - не проблемма.
Это более интересно - Xilinx поступил мудро, купив людей из RocketIO . Это и как посылать и как принимать и как декодировать, между прочем. Это именно то, что я Вам говорил ранее о Xilinx 10 Gbps.
Я это уже понял. В общем уже все сделано. "Черный ящик", с одной стороны - 10гб/с с другой 64разрядная шина.
Проблемы с такими системами (первый лабораторный экземпляр я видел более 3-х лет назад) - они работают только на специальных тщательно спроектированных платах. На платах общего назначения (дешевых) все не так хорошо, поэтому микросхема должна компенсировать все вышеописанные еффекты. Плюс многое зависит от длины соединений.
С контролируемым импедансом? Я неоднократно видел что один из этапов тестирования ПП именно контроль импеданса. Вроде как и не сильно плохо, по цене.
Common, это всего лишь документация. Алгоритм описывается не "дубовой" таблицей, а достаточно элегантной логикой (от ИБМ).
Все - хватит на сегодня - BB.
На 178 описывается что нужно сверлить, чтобы не было отражений на via. А элегантная логика имеет свойство тормозить. 8 килобит не так и много, для таблицы.
Statistics: Posted by KP580BE51 — 21 Sep 2005 08:20
]]>
KP580BE51 wrote:
Так а что тут смотреть-то?
http://www.bookham.com/index.cfm?navId=17
Это как принимать.
flip_flop wrote:Мне нравится такое определениеKP580BE51 wrote: ... могучая микросхема
Так а что тут смотреть-то?
http://www.bookham.com/index.cfm?navId=17
Это как принимать.
Это для оптики, мы говорим о системе на "карточках" - коннекторы, виа, стабы на платах на медном носителе . Для оптики все давно сделано без особых ухищрений.
Это более интересно - Xilinx поступил мудро, купив людей из RocketIO . Это и как посылать и как принимать и как декодировать, между прочем. Это именно то, что я Вам говорил ранее о Xilinx 10 Gbps. Проблемы с такими системами (первый лабораторный экземпляр я видел более 3-х лет назад) - они работают только на специальных тщательно спроектированных платах. На платах общего назначения (дешевых) все не так хорошо, поэтому микросхема должна компенсировать все вышеописанные еффекты. Плюс многое зависит от длины соединений.
.Страница 178, производит душераздирающее зрелище.....
Common, это всего лишь документация. Алгоритм описывается не "дубовой" таблицей, а достаточно элегантной логикой (от ИБМ).
Все - хватит на сегодня - BB.
Statistics: Posted by flip_flop — 21 Sep 2005 07:51
]]>
flip_flop wrote: . Но давайте без деталей, давайте на концептуальном уровне.
Мне нравится такое определениеKP580BE51 wrote: ... могучая микросхема
. Но давайте без деталей, давайте на концептуальном уровне.Так а что тут смотреть-то?
http://www.bookham.com/index.cfm?navId=17
Это как принимать.
http://direct.xilinx.com/bvdocs/userguides/ug035.pdf
Это как декодировать. Страница 178, производит душераздирающее зрелище.....
Statistics: Posted by KP580BE51 — 21 Sep 2005 07:13
]]>
KP580BE51 wrote: ... могучая микросхема
Мне нравится такое определение . Но давайте без деталей, давайте на концептуальном уровне.Statistics: Posted by flip_flop — 21 Sep 2005 06:45
]]>
flip_flop wrote:S11~S21, S21 начинает существенно осциллировать в этом диапазоне. Все конечно решается, но не так чтобы совсем уж просто. Кстати, тоже достаточно интересная концептуальная задачка. Если слишком примитивная - скажите, я больше не буду нудить 
Отражения я наблюдал и на 115200.
Интересно, а что на таких частотах применяется? (Для общего развития) мне смутно представляется какая-то могучая микросхемма, с интегрированым лазером, которая принимает поток, восстанавливает частоту и выдает уже паралельный код. Такие частоты, это насколько я знаю, уже ЭСЛ применяется.... И как текстолит на таких частотах?
Statistics: Posted by KP580BE51 — 21 Sep 2005 06:33
]]>
kosmo wrote:Bandpass filter спасет отца русской демократии.
До ~4-6 Gb/sec да, для ~10 Gb/sec - нет (ех, если бы все было так просто), одним простым иквалайзером не обойтись. Здесь уже надо рассматривать не только и не столько потери в канале, но и отражения из-за несогласования нагрузок/влияния неидеальной геометрии, паразитные помехи (crosstalks). S11~S21, S21 начинает существенно осциллировать в этом диапазоне. Все конечно решается, но не так чтобы совсем уж просто. Кстати, тоже достаточно интересная концептуальная задачка. Если слишком примитивная - скажите, я больше не буду нудить Statistics: Posted by flip_flop — 21 Sep 2005 06:19
]]>
flip_flop wrote:
Это очевидно - это просто возражение Вашему стремлению свести все к PLL. Кстати, хотите вопросов по PLL?
Весьма конкретное замечание. Впрочем, согласен - "или что-то еще делать", he-he
Bandpass filter спасет отца русской демократии.KP580BE51 wrote:Это не очевидно?
Это очевидно - это просто возражение Вашему стремлению свести все к PLL. Кстати, хотите вопросов по PLL?
Ну так нужно или плату переразводить, или что-то еще делать.
Весьма конкретное замечание. Впрочем, согласен - "или что-то еще делать", he-he
Statistics: Posted by kosmo — 21 Sep 2005 05:36
]]>
flip_flop wrote:
Это очевидно - это просто возражение Вашему стремлению свести все к PLL. Кстати, хотите вопросов по PLL?
KP580BE51 wrote:Это не очевидно?
Это очевидно - это просто возражение Вашему стремлению свести все к PLL. Кстати, хотите вопросов по PLL?
Нет никакого у меня желания все к PLL свести. Все что я делал с PLL, это на соответсвующие лапы вешал соответсвующие фильтры, и конфигурировал в соответствии с соответсвующей инструкцией.
Ну так нужно или плату переразводить, или что-то еще делать.
Весьма конкретное замечание. Впрочем, согласен - "или что-то еще делать", he-he
Темма выродилась.
Про котов и то интереснее.
Statistics: Posted by KP580BE51 — 21 Sep 2005 04:06
]]>
KP580BE51 wrote:Это не очевидно?
Это очевидно - это просто возражение Вашему стремлению свести все к PLL. Кстати, хотите вопросов по PLL?
Ну так нужно или плату переразводить, или что-то еще делать.
Весьма конкретное замечание. Впрочем, согласен - "или что-то еще делать", he-he
Statistics: Posted by flip_flop — 21 Sep 2005 03:56
]]>
flip_flop wrote:PLL не решает всех проблем, но может создать новые. К тому же гораздо сложнее восстановить клок и данные в рисивере чем обеспечить хороший клок в трансмиттере.
Это не очевидно?
Представьте себе на минутку - сигнал добирается до рисивера в виде полностью закрытых глаз (channel ISI), затем паразитные помехи от других линий превышают амплитуду сигнала, куча звона из-за дырок в плате и т.д. А сигнал надо восстанавливать.
Ну так нужно или плату переразводить, или что-то еще делать.
Один хинт - сложности пре переходе от, например, 5-ти ГГц к 10 ГГцам повышаются далеко не в два раза. А интерфейс на 10 GB/sec у Xilinx имеется, для Вашего сведения.
В виде макрофункции. Это не считается.
Statistics: Posted by KP580BE51 — 21 Sep 2005 03:46
]]>
KP580BE51 wrote:
Тогда по другому спрошу, вы о том, чтобы размазать рабочие частоты по спектру чтобы быть в пределах стандартов на предельно допустимые помехи, или про собственно радиосвязь?
размазать рабочие частоты по спектруflip_flop wrote:KP580BE51 wrote:Вы (случайно) не о CDMA?
Нет - я о скоростных интерфейсах (PCIe, SATA, SAS, 10G Ethernet) - они тоже "свистят".
Тогда по другому спрошу, вы о том, чтобы размазать рабочие частоты по спектру чтобы быть в пределах стандартов на предельно допустимые помехи, или про собственно радиосвязь?
Statistics: Posted by flip_flop — 21 Sep 2005 03:38
]]>
KP580BE51 wrote:
PLL разводить нужно уметь.
Может как-то определимся, что конкретно обсуждаем? PCI с I2C или гигабитный канал? Может уже и есть FPGA, которые на гигагерцах работают но я о них не слышал. Есть микросхеммы которые клок восстанавливают. Там свои проблеммы. ИМХО.
flip_flop wrote:KP580BE51 wrote:Собственно к клокам это имеет очень опосредованное значение.
Садитесь - ДВА. В семестре. Для мултигигабитных клоков jitter - это священная корова.
PLL разводить нужно уметь.
Может как-то определимся, что конкретно обсуждаем? PCI с I2C или гигабитный канал? Может уже и есть FPGA, которые на гигагерцах работают
но я о них не слышал. Есть микросхеммы которые клок восстанавливают. Там свои проблеммы. ИМХО.PLL не решает всех проблем, но может создать новые. К тому же гораздо сложнее восстановить клок и данные в рисивере чем обеспечить хороший клок в трансмиттере. Представьте себе на минутку - сигнал добирается до рисивера в виде полностью закрытых глаз (channel ISI), затем паразитные помехи от других линий превышают амплитуду сигнала, куча звона из-за дырок в плате и т.д. А сигнал надо восстанавливать. Один хинт - сложности пре переходе от, например, 5-ти ГГц к 10 ГГцам повышаются далеко не в два раза. А интерфейс на 10 GB/sec у Xilinx имеется, для Вашего сведения.
P.S. Обсуждается то, чот выше Gb/sec/channel
Statistics: Posted by flip_flop — 21 Sep 2005 03:37
]]>
flip_flop wrote:
Нет - я о скоростных интерфейсах (PCIe, SATA, SAS, 10G Ethernet) - они тоже "свистят".
KP580BE51 wrote:Вы (случайно) не о CDMA?
Нет - я о скоростных интерфейсах (PCIe, SATA, SAS, 10G Ethernet) - они тоже "свистят".
Тогда по другому спрошу, вы о том, чтобы размазать рабочие частоты по спектру чтобы быть в пределах стандартов на предельно допустимые помехи, или про собственно радиосвязь?
Statistics: Posted by KP580BE51 — 21 Sep 2005 03:19
]]>
flip_flop wrote:
Садитесь - ДВА. В семестре. Для мултигигабитных клоков jitter - это священная корова.
KP580BE51 wrote:Собственно к клокам это имеет очень опосредованное значение.
Садитесь - ДВА. В семестре. Для мултигигабитных клоков jitter - это священная корова.
PLL разводить нужно уметь.
Может как-то определимся, что конкретно обсуждаем? PCI с I2C или гигабитный канал? Может уже и есть FPGA, которые на гигагерцах работают
но я о них не слышал. Есть микросхеммы которые клок восстанавливают. Там свои проблеммы. ИМХО.Statistics: Posted by KP580BE51 — 21 Sep 2005 03:17
]]>
KP580BE51 wrote:
Вы (случайно) не о CDMA?
flip_flop wrote:Correct.tengiz wrote:flip_flop wrote:Не только - но это связано также с RF - "нужно чтобы мозги были соответсвенным образом повернуты"
То что я уже говорил - отсутствие сосредоточенного в узкой полосе излученияА скрамблер еще больше размазывает сигнал по спектру (eliminates repetitive patterns)- представьте передачу одного и того же байта. И все это может накладываться на SSC in reference clocks для усиления вящего эффекта. EMI noise ... Go noise?
Вы (случайно) не о CDMA?
Нет - я о скоростных интерфейсах (PCIe, SATA, SAS, 10G Ethernet) - они тоже "свистят".
Statistics: Posted by flip_flop — 21 Sep 2005 03:14
]]>
flip_flop wrote: А скрамблер еще больше размазывает сигнал по спектру (eliminates repetitive patterns)- представьте передачу одного и того же байта. И все это может накладываться на SSC in reference clocks для усиления вящего эффекта. EMI noice ... Go noice?
Correct.tengiz wrote:flip_flop wrote:Не только - но это связано также с RF - "нужно чтобы мозги были соответсвенным образом повернуты"
То что я уже говорил - отсутствие сосредоточенного в узкой полосе излучения
А скрамблер еще больше размазывает сигнал по спектру (eliminates repetitive patterns)- представьте передачу одного и того же байта. И все это может накладываться на SSC in reference clocks для усиления вящего эффекта. EMI noice ... Go noice?Вы (случайно) не о CDMA?
Statistics: Posted by KP580BE51 — 21 Sep 2005 03:09
]]>
KP580BE51 wrote:Собственно к клокам это имеет очень опосредованное значение.
Садитесь - ДВА. В семестре. Для мултигигабитных клоков jitter - это священная корова.
Statistics: Posted by flip_flop — 21 Sep 2005 03:09
]]>
tengiz wrote:
То что я уже говорил - отсутствие сосредоточенного в узкой полосе излучения
Correct. flip_flop wrote:Не только - но это связано также с RF - "нужно чтобы мозги были соответсвенным образом повернуты"
То что я уже говорил - отсутствие сосредоточенного в узкой полосе излучения
А скрамблер еще больше размазывает сигнал по спектру (eliminates repetitive patterns)- представьте передачу одного и того же байта. И все это может накладываться на SSC in reference clocks для усиления вящего эффекта. EMI noise ... Go noise?Statistics: Posted by flip_flop — 21 Sep 2005 03:02
]]>
flip_flop wrote:
Я так понял, что Вас только FPGA и интересуют без всяких там analog high speed, high performance, jitter, noise etc.
KP580BE51 wrote:Из полезного, ИМХО только как FPGA грузить с микропроцессора.
Я так понял, что Вас только FPGA и интересуют без всяких там analog high speed, high performance, jitter, noise etc.
Нет. Просто я предпочитаю, если можно решать проблеммы по отдельности, хоть и учитывать их влияние друг на друга. Ну и хочется избежать проблемм в терминологии.
analog high speed - Это мы о чем? О просто RS422, LVDS или о всяких там кодированиях?
high performance - это по моему сейчас разве что на унитазах не пишут.
jitter и noise нужно рассматривать только в конкретике.
Собственно к клокам это имеет очень опосредованное значение.
Ну хотя бы про elastic buffer прочитайте для повышения эрудиции в цифровом дизайне. FPGA - это не только цифра, это еще интерфейсы всякие и их согласование.
"elastic buffer" Это FIFO или сдвиговый регистр?
А интерфейсы мы еще не обсуждали.
Statistics: Posted by KP580BE51 — 21 Sep 2005 02:57
]]>
flip_flop wrote:Не только - но это связано также с RF - "нужно чтобы мозги были соответсвенным образом повернуты"
То что я уже говорил - отсутствие сосредоточенного в узкой полосе излучения и хорошая усточивость к мощным узкополосным помехам - вроде ведь как раз RF? Других чисто "радио" причин я что-то больше не вижу...
Statistics: Posted by tengiz — 21 Sep 2005 02:53
]]>
KP580BE51 wrote:Из полезного, ИМХО только как FPGA грузить с микропроцессора.
Я так понял, что Вас только FPGA и интересуют без всяких там analog high speed, high performance, jitter, noise etc. Ну хотя бы про elastic buffer прочитайте для повышения эрудиции в цифровом дизайне. FPGA - это не только цифра, это еще интерфейсы всякие и их согласование.
А 8б10б - уже писали - чтобы DC убрать, и по началу байту синхронизацию ловить.
Не только - но это связано также с RF - "нужно чтобы мозги были соответсвенным образом повернуты"
Statistics: Posted by flip_flop — 21 Sep 2005 02:43
]]>
kosmo wrote:Кстати, наш любимый Зайлинкс прекрасно обходится без 8/10 энкодера. Используется 66/64. Функции выполняет те же самые, а user data rate выше.
Дык от стандартов зависит - что стандарты (PCIe, FC, 802.3ap/ae, SAS, SATA) говорят - то и будет делать. У 64/66 оверхед конечно меньше, но нагрузка на PHY возрастает. А есть еще тьма многоуровневых кодировок линий связи (PAMx, duobinary, PR, не путать с кодировкой данных) со своими достоинствами и недостатками. It always depends...Statistics: Posted by flip_flop — 21 Sep 2005 02:25
]]>
flip_flop wrote:Вот, еще легкое чтиво нашел от любимого нашего Зайлинкса http://www.engr.sjsu.edu/crabill/module06.pdf (for undergrade students in digital design using Xilinx FPGA). Enjoy! Несмотря на некоторые мелкие огрехи в деталях, основная концепция изложена неплохо.
Из полезного, ИМХО только как FPGA грузить с микропроцессора.
Остается открытым еще один вопрос - зачем использовать и скрамблер и 8b10b енкодер?
Что есть скрасблер, я так окончательно и не понял.
А 8б10б - уже писали - чтобы DC убрать, и по началу байту синхронизацию ловить.
А вообще пора к аналоговому и RF миру двигать, хотя, как мы видим, и в цифровых трех соснах можно заблудиться
P.S. See "Rate match" and "Elastic buffer"
Аналоговый мир заканчивается за АЦП. Остаются только проблеммы с ним связанные (постоянная составляющая таже). А для RF нужно чтобы мозги были соответсвенным образом повернуты. Без этого, будет "все собрано правильно, но ничего не работает".
Statistics: Posted by KP580BE51 — 21 Sep 2005 02:13
]]>
flip_flop wrote:Вот, еще легкое чтиво нашел от любимого нашего Зайлинкса http://www.engr.sjsu.edu/crabill/module06.pdf (for undergrade students in digital design using Xilinx FPGA). Enjoy! Несмотря на некоторые мелкие огрехи в деталях, основная концепция изложена неплохо. Остается открытым еще один вопрос - зачем использовать и скрамблер и 8b10b енкодер? А вообще пора к аналоговому и RF миру двигать, хотя, как мы видим, и в цифровых трех соснах можно заблудиться
P.S. See "Rate match" and "Elastic buffer"
Кстати, наш любимый Зайлинкс прекрасно обходится без 8/10 энкодера. Используется 66/64. Функции выполняет те же самые, а user data rate выше.P.S. See "Rate match" and "Elastic buffer"
Statistics: Posted by kosmo — 21 Sep 2005 02:04
]]>